Hardvérové zloženie systému vysielača a prijímača
Každý-vysielač a prijímač obsahuje dva kanály, vysielač a prijímač. Vysielač a prijímač sa skladajú z fyzickej kódovacej podvrstvy (PCS, p-pole si{2}}kalná kódovacia podvrstva) a ďalšej podvrstvy fyzického média (PMA, physi{3}}cal). dodatočná podvrstva média) pozostáva z dvoch častí.
PCS obsahuje pevnú{0}}logickú implementáciu digitálnych funkcií v transceiveroch kompatibilných s podporovanými protokolmi, prenosové kanály zahŕňajú fázovú kompenzáciu FIFO, bajtový serializátor, 8B/10B kódovač a ďalšie moduly; Medzi prijímacie kanály patrí zarovnávač slov, FIFO, 8B/10B dekodér, bajtový deserializátor, bajtový sekvencer, fázová kompenzácia FIFO a ďalšie moduly.
PMA obsahuje analógové obvody pre vyrovnávacie pamäte I/O, CDR, serializátor/deserializátor (SER/DES) a programovateľné predbežné{0}}zvýraznenie a ekvalizáciu na optimalizáciu výkonu sériovej dátovej cesty.
Keď kanál transceivera zariadenia funguje, výstupné paralelné dáta v architektúre FPGA sa prenášajú cez vysielač PCS a PMA a nakoniec sa konvertujú na sériové dáta a odosielajú sa. Prijaté vstupné sériové dáta sa prenesú do FP vo formáte sériových dát prostredníctvom spracovania prijímača PMA a PCS, aby sa vykonal ďalší krok spracovania.
